قیمت 51,000 تومان

ویژگی های دوره
28 دانشجو
نوع دوره: غیر حضوری
سطح دوره: مقدماتی و حرفه ای
پیش نیاز: VHDL
تاریخ شروع: 15 مهر 1397
تاریخ بروزرسانی: 2 اردیبهشت 1398
زبان: فارسی
2 ساعت و 43 دقیقه
13 فصل
300 مگابایت
روش دریافت: دانلود ویدئوها
روش پشتیبانی: ایمیل
763 بازدید 6 دیدگاه

در این دوره چه آموزش داده می شود؟

آموزش صفر تا صد نرم افزار VIVADO و نحوه انجام پروژه با این نرم افزار

اهداف آموزش:

جلسه اول:

معرفی نرم افزار VIVADO

معرفی چیپ های قابل برنامه ریزی در نرم افزار VIVADO

شرح انواع روشهای استفاده از نرم افزار

معرفی روشهای PROJECT MODE و NON PROJECT MODE

معرفی روش GUI و TCL

شرح بخشهای QUICK START و TASKS و LEARNING CENTER

بررسی قابلیتهای MENU BAR و TOOL BAR و  FLOW NAIGATOR و PROJECT MANEGER

نحوه اضافه کردن سورس کد به پروژه

نحوه استفاده از قالب های آماده

معرفی IP CTALOG و IP INTEGRATOR

نحوه طراحی بلوکی

معرفی تمام پنجره ها و قابلیتها و دستورات نرم افزار VIVADO

 

جلسه دوم:

بررسی روند انجام پروژه با نرم افزار VIVADO

نحوه ایجاد پروژه

شرح انواع پروژه های قابل انجام با نرم افزار

کار نحوه با NEW PROJECT WIZARD

بررسی قابلیتهای پنجره SOURCES

نحوه کار با ابزار TEXT EDITOR

نحوه ایجاد BLOCK DESIGN

نحوه اضافه کردن IP و MICROBLAZE

نحوه تولید HDL WRAPPER

نحوه انجام شبیه سازی

بررسی قابلیتهای ELABORATED DESIGN

بررسی شماتیک RTL مدار

نحوه انجام IO PLANNING

کار با فایل CONSTRAINTS

اعمال دستورات SYNTHESIS و IMPLEMENT و GENERATE BIT STREAM

نحوه پروگرام کردن FPGA

معرفی عیب زدایی

بررسی تنظیمات نرم افزار VIVADO

 

جلسه سوم:

شبیه سازی با استفاده از نرم افزار VIVADO

بررسی قابلیتهای پنجره WAVE FORM

شرح عملکرد هر آیکن

ران کردن شبیه سازی به روشهای مختلف

نحوه اعمال تغییرات بر نمایش سیگنالها

نحوه گروه بندی کردن سیگنالها

نحوه تغییر RADIX سیگنالها

اضافه کردن DIVIDER

نحوه ذخیره کردن CONFIGURATION

نحوه استفاده از BRAK POINT

 

جلسه چهارم:

کار با CONSTRAINT ها

معرفی انواع کانسترینت های فیزیکی و زمانی

نحوه اضافه کردن کانسترینت ست

اعمال کانسترینت فیزیکی

نحوه PROHIBIT کردن پینهای FPGA

آموزش مفهوم تایمینگ

شرح SETUP TIME و HOLD TIME

نحوه کار با CONSTRAINT WIZARD

اعمال کانسترینت بر روی CLOCK و تاخیرهای INPUT و OUTPUT

 

جلسه پنجم:

نحوه کار با ابزار TIMING CONSTRAINT EDITTOR

نحوه قرار دادن SET FALSE PATH

نحوه تعیین MULTY CYCLE PATH

بررسی نتایج حاصل از CLOCK INTERACTION

 

جلسه ششم:

بررسی گزارشهای تایمینگ

معرفی تنظیمات REPORT TIMING

تعریف WORST NEGATIVE SLACK

تعریف WORST HOLD SLACK

پیدا کردن مسیرهای پر تاخیر در مدار

بررسی CLOCK SUMMARY پروژه

نحوه گرفتن گزارش CLOCK NETWORKS

بررسی شماتیک پروژه

جلسه هفتم:

بررسی گزارش نقص های طراحی

نحوه گرفتن گزارش METHODOLOGY

بررسی جزئیات نقص های METHODOLOGY

نحوه گرفتن گزارش DRC و بررسی نتایج

نحوه گرفتن گزارش نویز پین های FPGA

رفع مشکل نویز در پین ها

نحوه گرفتن گزارش UTILIZATION

نمایش درصد ریسورهای استفاده شده

 

جلسه هشتم:

کار با DESIGN RUNS

بررسی تنظیمات سنتز

ایجاد استراتژی سنتز

معرفی قابلیتهای پنجره DESIGN RUNS

نحوه اضافه کردن RUN های جدید به پروژه

اکتیو کردن RUN ها و بررسی نتایج

 

جلسه نهم:

بررسی تاثیر استراتژی های مختلف

ایجاد چند IMPLEMENTATION RUN و بررسی نتایج

بررسی تاثیر استراتژی در مدارهای فرکانس بالا

معرفی استراتژی PERFORMANCE EXPLORE

 

جلسه دهم:

نحوه استفاده از INCREMENTAL COMPILE

نحوه ایمپلیمنت کردن مدار با استفاده از DESIGN CHECK POINT

بررسی نتایج حاصل از INCREMENTAL COMPILE

 

جلسه یازدهم:

بررسی دیزاین ایمپلیمنت شده

معرفی انواع LAYOUT

بررسی پنجره DEVICE VIEW

بررسی نتایج حاصل از ایمپلیمنت

نحوه پیدا کردن ماژولها درون FPGA

پنجره WORLD VIEW

پیدا کردن نت ها درون شماتیک و DEVICE

نحوه مارک کردن هر المان

نحوه های لایت کردن روتینگ های خاص

پیدا کردن المان ها درون سورس کد با استفاده از شماتیک

 

جلسه دوازدهم:

تخمین توان مصرفی FPGA

نحوه گرفتن گزارش توان مصرفی

شرح کاربردهای گزارش توان مصرفی

معرفی مراحل گرفتن گزارش توان مصرفی

معرفی انواع ابزراهای تخمین توان

شرح توان STATIC و DYNAMIC

معرفی TOGGLE RATE

بررسی نتایج حاصل از REPORT POWER

شرح توان ONCHIP و OFF CHIP

بررسی مقدار جراین مصرفی از هر POWER SUPPLY

نمایش توان مصرفی بر اساس بلوک ها و زیر بلوک ها

 

جلسه سیزدهم:

انواع مراحل عیب زدایی

معرفی عیب زدایی بر روی FPGD

ایجاد پروژه جدید و اضافه کردن MMCM

نحوه اینستنشیت گرفتن از IP کورها

نحوه استفاده از ATTRIBUTE MARK_DEBUG

نحوه مارک دیباگ کردن نت ها درون شماتیک و نت لیست

نحوه کار با SET UP DEBUG

معرفی ILA

شرح کاربرد DEBUG HUB

نحوه اضافه کردن TRIGGER به عیب زدایی

نحوه استفاده و INSTANTIATE گرفتن از کور ILA درون کد

پیش نیاز های این دوره آموزشی

آشنایی با زبان کد نویسی VHDL

آموزش نرم افزار VIVADO

1. معرفی نرم افزار VIVADO ویدئو

11:52

خصوصی

2. بررسی روند انجام پروژه با نرم افزار VIVADO ویدئو

28:20

خصوصی

3. شبیه سازی با استفاده از نرم افزار VIVADO ویدئو

10:29

خصوصی

4. کار با CONSTRAINT ها ویدئو

18:08

خصوصی

5. نحوه کار با ابزار TIMING CONSTRAINT EDITTOR ویدئو

7:50

خصوصی

6. بررسی گزارشهای TIMING ویدئو

15:46

خصوصی

7. بررسی گزارشهای نقص های طراحی ویدئو

12:48

خصوصی

8. کار با DESIGN RUNS ویدئو

06:48

خصوصی

9. بررسی تاثیر استراتژی های مختلف در IMPLEMENT ویدئو

05:50

خصوصی

10. نحوه استفاده از INCREMENTAL COMPILE ویدئو

06:35

خصوصی

11. بررسی دیزاین ایمپلیمنت شده ویدئو

05:35

خصوصی

12. تخمین توان مصرفی FPGA ویدئو

14:44

خصوصی

13. آموزش عیب زدایی با کور ILA ویدئو

18:40

خصوصی

درخواست مشاوره

برای کسب اطلاعات بیشتر درباره این دوره درخواست مشاوره خود را ارسال کنید و یا با ما در تماس باشید.

درخواست مشاوره

نیاز به مشاوره دارید؟

در صورتی که نیاز به مشاوره دارید می توانید فرم را تکمیل نمایید و یا با ما در تماس باشید

درخواست مشاوره رایگان

moreدوره های مرتبط

آموزش کار با IP ها

آموزش نحوه عیب زدایی از سیستم با VIO

8
10,000 تومان

آموزش عیب زدایی با VIO

آموزش نحوه عیب زدایی از سیستم با VIO

10
14,000 تومان

آموزش شروع کار با MicroBlaze

آموزش شروع کار با پردازنده MicroBlaze و ایجاد اپلیکیشن

16
11,000 تومان

آموزش طراحی ارتباط I2C

آموزش هر آنچه برای شبیه سازی مدارها نیاز دارید

32
رایگان!

chat_bubble_outlineنظرات

  • kamran.khorasani( دانشجوی دوره )
    امتیاز 4 از 5

    موضوع تایمینگ رو خیلی خوب توضیح دادید، ممنون

قوانین ثبت دیدگاه

  • دیدگاه های فینگلیش تایید نخواهند شد.
  • دیدگاه های نامرتبط به مطلب تایید نخواهد شد.
  • از درج دیدگاه های تکراری پرهیز نمایید.
  • امتیاز دادن به دوره فقط مخصوص دانشجویان دوره می باشد.

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *